23.8. Impacto del tamaño de la página en el tamaño de la memoria intermedia de traducción

La lectura de las asignaciones de direcciones de la tabla de páginas consume mucho tiempo y recursos, por lo que las CPUs están construidas con una caché para las direcciones utilizadas recientemente, llamada Translation Lookaside Buffer (TLB). Sin embargo, el TLB por defecto sólo puede almacenar en caché un cierto número de asignaciones de direcciones.

Si un mapeo de direcciones solicitado no está en la TLB, lo que se llama un fallo de la TLB, el sistema todavía necesita leer la tabla de páginas para determinar el mapeo de direcciones físicas a virtuales. Debido a la relación entre los requisitos de memoria de la aplicación y el tamaño de las páginas utilizadas para almacenar en caché las asignaciones de direcciones, las aplicaciones con grandes requisitos de memoria tienen más probabilidades de sufrir una degradación del rendimiento debido a los fallos de la TLB que las aplicaciones con requisitos mínimos de memoria. Por lo tanto, es importante evitar los fallos de la TLB siempre que sea posible.

Las funciones HugeTLB y Transparent Huge Page permiten a las aplicaciones utilizar páginas de más de 4 KB. Esto permite que las direcciones almacenadas en la TLB hagan referencia a más memoria, lo que reduce los fallos de la TLB y mejora el rendimiento de la aplicación.