12.7. ページサイズがトランスレーションルックアサイドバッファーのサイズに与える影響

ページテーブルからアドレスマッピングを読み取るのは時間とリソースを多く消費するため、CPU 設計には最近使用されたアドレスを格納するためのキャッシュ、すなわち Translation Lookaside Buffer (TLB) が組み込まれています。ただし、デフォルトの TLB は、特定のアドレスマッピングのみをキャッシュできます。

要求されたアドレスマッピングが TLB ミスと呼ばれる TLB にない場合、システムはページテーブルを読み込んで、物理から仮想アドレスへのマッピングを判断する必要があります。アプリケーションメモリー要件と、アドレスマッピングのキャッシュに使用されるページサイズ間の関係により、メモリー要件が高いアプリケーションは、最小限であるアプリケーションと比べて、TLB ミスによるパフォーマンスの低下の影響が高くなる可能性があります。したがって、可能であれば TLB ミスを回避するためには重要です。

HugeTLB 機能と Transparent Huge Page 機能の両方を使用すると、アプリケーションは 4 KB よりも大きなページを使用できます。これにより、TLB に保存されているアドレスはより多くのメモリーを参照できます。これにより、TLB ミスが軽減され、アプリケーションのパフォーマンスが向上します。